ایران پروژه

دانلود مقاله پیاده سازی SدرBox الگوریتم رمزنگاری AES با هدف کاهش حجم مصرفی در سخت افزار فایل ورد (word) دارای 9 صفحه می باشد و دارای تنظیمات در microsoft word می باشد و آماده پرینت یا چاپ است

فایل ورد دانلود مقاله پیاده سازی SدرBox الگوریتم رمزنگاری AES با هدف کاهش حجم مصرفی در سخت افزار فایل ورد (word) کاملا فرمت بندی و تنظیم شده در استاندارد دانشگاه و مراکز دولتی می باشد.

این پروژه توسط مرکز مرکز پروژه های دانشجویی آماده و تنظیم شده است

توجه : در صورت  مشاهده  بهم ریختگی احتمالی در متون زیر ،دلیل ان کپی کردن این مطالب از داخل فایل ورد می باشد و در فایل اصلی دانلود مقاله پیاده سازی SدرBox الگوریتم رمزنگاری AES با هدف کاهش حجم مصرفی در سخت افزار فایل ورد (word) ،به هیچ وجه بهم ریختگی وجود ندارد

بخشی از متن دانلود مقاله پیاده سازی SدرBox الگوریتم رمزنگاری AES با هدف کاهش حجم مصرفی در سخت افزار فایل ورد (word) :

سال انتشار: 1392
محل انتشار: همایش ملی مهندسی کامپیوتر و توسعه پایدار با محوریت شبکه های کامپیوتری، مدل سازی و امنیت سیستمها
تعداد صفحات: 9
نویسنده(ها):
نصور باقری – استادیار دانشکده برق و کامپیوتر دانشگاه تربیت دبیر شهید رجایی
رضا ابراهیم پور – استادیار دانشکده برق و کامپیوتر دانشگاه تربیت دبیر شهید رجایی
مریم کمرزینض – دانشجوی کارشناسی ارشد برق الکترونیک دانشگاه تربیت دبیر شهید رجایی

چکیده:
یکی از مباحث مورد توجه صاحب نظران رمزنگاری پیاده سازی سخت افزاری الگوریتم (AES)Advanced Encryption Standard است.یکی از توابعمهم این الگوریتم تابع غیر خطی S_BOX است. تاکنون پیاده سازی های مختلفی از S_BOX الگوریتم AES با هدف های متفاوت ارائه شده است. در این مقاله دو ساختار Polynomial و Normal با هدف کاهش حجم گیت بر روی مدارهای مجتمع FPGA با یکدیگر مقایسه شده است و با توجه به روش های استاندارد موجود سعی بر کاهش حجم گیت آن داده شده است. سنتز طرح با استفاده از نرم افزار Active HDL8.3 و زبان سخت افزاری (VHDL) صورت گرفته است. تراشه مورد استفاده در این مقاله XC3S400 از خانواده SPARTAN III می باشد. در حالی که نتایج حاصل از این پیاده سازی، کاهش مصرف گیت به میزان 52/ GE4 در ساختار Polynomial و 91 GE در ساختار Normal نسبت به کارهای انجام شده را نشان می دهد.

کلمات کلیدی :